## (9) 日本国特許庁 (JP)

# <sup>®</sup> 公開特許公報 (A)

①特許出願公開

昭59—142481

⑤Int. Cl.³G 01 R 31/28

識別記号

庁内整理番号 7807—2G ❸公開 昭和59年(1984) 8月15日

発明の数 1 審査請求 未請求

(全 13 頁)

# 59集積回路装置及びその診断方法

②特 願 昭58-16045

②出 願 昭58(1983)2月4日

⑩発 明 者 増田郁朗

日立市幸町3丁目1番1号株式

会社日立製作所日立研究所内

⑫発 明 者 前島英雄

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内 ⑩発 明 者 林照峯

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑦発 明 者 畠山一実

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 髙橋明夫 外3名

#### 明 細 書

発明の名称 乗模回路装置及びその診断方法 特許請求の範囲

1. 複数の組合せ論理回路、上記組合せ論理回路 の入力に接続される少なくとも一つの入力用記憶 回路、上記組合せ論理回路の出力に接続される出 力用記憶回路が形成される集積回路装置に於いて、 任意の組合せ論理回路に接続される少なくとも一 つの入力用記憶回路に選択的に診断用信号を与え て、上記任意の組合せ論理回路に接続される出力 用記憶回路に記憶される診断用信号を銃み出すこ とを特象とする集積回路装置の診断方法。

2 特許請求の範囲第1項に於いて、上記入力用 記憶回路及び出力用記憶回路はフリップフロップ からをることを特徴とする集積回路装置の診断方 法。

3. 半導体チップ上に、複数の組合せ論理回路、 上記組合せ論理回路の入力に接続される少なくと も一つの入力用記憶回路、上記組合せ論理回路の 出力に接続される出力用記憶回路が形成され、上 配半導体チップの周辺に複数個のパッドが設けられ、上記入力用記憶回路または上記出力用記憶回路と上記パッドとの間に、上記入力用記憶回路と上記パッドとを接続する複数の入出力パッファが設けられる集機回路が支援がいて、少なくとも一つの上記入別れずるアドレス信号を与える信号線に接続されるパッファンは、上記出力用記憶回路に選択的に記憶パッフまたは、上記出力用記憶回路に選択的に記憶パッファンなくとも有することを特徴とする集機回路を

4. 特許請求の範囲第3項に於いて、上記入力用 記憶回路及び出力用記憶回路はフリップフロップ からなることを特徴とする集積回路装置。

発明の辞細な説明

[ 発明の利用分野]

本発明は集積回路装置に係り、特に診断試験を 容易に行なえるようにした集積回路装置及びその 診断方法に関する。

#### 〔従来技術〕

論理回路を含む集積回路装置に於いては種々の 素子が所選の機能及び性能が得られるか否か、テストパターンの入力信号を外部から加えて判定しており、これを一般に診断と呼んでいる。ここで、入力信号列は内部の素子を離れなく診断できるものが必要であり、総素子数の中で診断可能な案子の比率を診断率と定義する。したがつて、この入力信号列を作る場合実用上十分な診断率を、できるだけ少ないステップ数で達成することが必要であるが、通常の論理集積回路装置では数千ステップを要するのが普通である。

従来は、この信号列を人手で作成していたため 膨大を作業量になつていた。特に、ゲートアレイ 果積回路装置のように設計作業の大半が自動化され、設計期間が1ヶ月前後に短縮されているもの では、必然的に診断用の入力信号列を作成する期 間の比重が増大し、開発期間を短縮する上での最 大の障害になつている。一方、診断用の信号列を 計算機で自動生成するという試みもあるが、論理

フリップ・フロップ動作の他に選択線の選択によりフリップフロップ回路にアクセス可能とするものが示されているが、診断はフリップフロップの み可能であり、組合せ論理回路の診断はできない という問題点がある。

#### 〔発明の目的〕

本発明の目的とするところは、上記問題点を除去し、組合せ論理回路単位に診断が可能となり、 充分な診断率が得られる集價回路装置及びその診 断方法を提供することにある。

## 〔発明の概要〕

上記目的を達成する本発明集機回路装置の診断 方法の特徴とするところは、複数の組合せ論理回路の入力に接続される少な くとも一つの入力用記憶回路、上記組合せ論理回路 の出力に接続される出力用記憶回路が形成回路 が残したいて、任意の組合をは に接続される少なくとも一つの入力用記憶回路に とまれる少なくとも一つの入力用記憶回路に とまれる少なくとも一つの入力用記憶回路に とまれる少なくとも一つの入力用記憶回路に とまれる少ないます。 構成上の制約を付加しないと充分な診断率が得られないことが多い。

この問題点を解決するために、特別57-133644 号公報に示される機に、 内部回路のうちのフリップフロップを直列に接続してシューシスタを通過的に、 大変を はいかった はいかったい はいまれる はいない はいない はいない はいない はいまいまな

ところがこれらの従来技術に於いては、複数の 組合せ論理回路に於ける診断は可能であるが、組 合せ論理回路単位の診断はできなく、診断率が低 くなるという間値点を有する。

また、特開 5 4 - 87142 号公報には、通常の

る診断用信号を読み出すことにある。

また、本発明集積回路装置の特徴とするととろ は、半導体チップ上に、複数の組合せ論理回路、 上配組合せ論理回路の入力に接続される少なくと も一つの入力用記憶回路、上記組合せ論理回路の 出力に接続される出力用配憶回路が形成され、上 記半導体チップの周辺に複数個のパッドが設けら れ、上記入力用記憶回路または上記出力用記憶回 路と上記ペッドとの間に、上記入力用記憶回路ま たは上記出力用記憶回路と上記パッドとを接続す る複数の入出力パッファが設けられる集積回路装 世に於いて、少なくとも一つの上記入出力パツフ アは、任意の上記入力用記憶回路を選択するアド レス信号を与える信号線に接続されるパツファ、 または、上記出力用記憶回路に選択的に記憶され る黔断用信号を読み出す信号線に接続されるパッ ファを有することにある。

ことで「組合せ論理回路」とは、出力信号がそのときの入力信号によつて一銭的に定まる論理回路を示し、例えば、AND回路、OR回路、NOT

回路、NAND回路、NOR回路、XOR回路、及びこれらを組み合わせた回路(半加倉回路、全加算回路、符号変換回路、エンコーダ回路、デコーダ回路等)及び配線(入力信号と出力信号とが同一なもの)が相当する。また、「記憶回路」とは、出力信号が過去の入力信号の機能に依存するような論理回路を示し、例えばフリップフロップ等のスタテイックな記憶手段や、トランジスタの容量等のダイナミックな記憶手段や、これ等を組み合わせた回路が相当する。

#### [発明の実施例]

第1図によつて本発明の原理を説明する。

第1図に示す様に、2入力NAND回路11,3 入力AND回路12の組合せ論理回路と、フリップフロップF/F<sub>11</sub>, F/F<sub>12</sub>, F/F<sub>21</sub>, F/F<sub>22</sub>, F/F<sub>22</sub>, F/F<sub>22</sub>の配億回路とか行列状に形成され、配銀1,2,3,4,5,6,7,8(破銀で示す)される。ここで、フリップフロップF/F<sub>22</sub>とフリップフロップF/F<sub>23</sub>とでシフトレジスタ14を構成し、配線8は本発

する場合、まずフリップフロップF/Fii . F/Psiをアドレス信号線によつて選択して、診断モードとして、診断用信号を入力する。次に通常モードとして2入力NAND回路11によつてNAND計算された診断用信号がフリップフロップF/Fsiに配位された診断用信号・フリップフロップF/Fsiに配位された診断用信号を図示しない信号線によつて外部に読み出す。

3 入力 A N D 回路 1 2 、配線 <del>1 3</del> を診断する場合も同様である。

以下、本発明をゲート・アレイ集積回路装置に適用した場合の一実施例を詳細に説明する。

第2図はゲート・アレイ楽積回路装置20の全体構成の概略を示したもので、入出力パッファ群21、アレイ状に配列されたゲート群22-1、-2、…、-j、…、-nから成る。今、例としてj行のゲート群22-jの中のI列のフリップ・フロップ23にゲート・アレイ集積回路装置20外部から診断用信号を輸出す(スとび外部へ診断後の診断用信号を続出す(ス

明では組合せ回路に相当する。フリップフロップ F/Fii, F/Fii は2入力 NAND回路11の入 力に接続され2入力 NAND回路11の入力用配億 回路となる。フリップフロップF/F23 は2入力 NAND回路 1 1 の出力に接続され2入力 NAND回 路11の出力用配線回路になるばかりでなく、3 入力AND回路12の入力に接続され3入力AND 回路12の入力用記憶回路になる。 フリップフロ ップド/ド18 は3入力AND回路12の入力用記 億回路となり、フリップフロップF/Fss は3入 カAND回路12の出力用記憶回路になる。フリ ップフロップF/Fss は3入力AND回路12の 入力用記憶回路となるばかりでなく、配線8の出 力用記憶回路となる。フリップフロップF/Fst は配線8の入力用配位回路となる。X ( i = 1 ~m)、Y」(リニ1~n)は任意のフリップフ ロップを選択するためのアドレス信号線である。 第1図に於いて、他の組合せ回路、他の記憶回路、 他の信号線は省略してある。

例えば、2入力NAND回路11を選択して診断

キヤン・アウト)手順を示す。

(1) フリップ・フロップの初期化

第2図のGR (General Reset ) 信号化より 総てのフリップ・フロップのリセットを行い、診 断開始時に初期化を行う。この結果、総てのフリ ップ・フロップの内容はリセットされ、論理レベ ル"0"となる。

(2) フリップ・フロップの"1"設定(スキャン・イン)

上記したように、診断の開始時には総てのフリップ・フロップがリセットされるため、診断の対象となるフリップ・フロップ23を必要に応じてセットする。これには「列方向の信号線 AI、 BI と「行方向の行アドレス信号線 YI 及びクロック CI によつてフリップ・フロップ23を選択して行う。信号 AII、 BI、 YI、 CI の詳細は後述する。

(3) フリップ・フロップからの診断後データの 銃出し(スキャン・アゥト)

フリップ・フロップ23の内容は信号.b。によ

り j 行中に含まれるフリップ・フロップの中から Qj 選択され、データ出力信号級 GFa に載せられ、入 出力パッフア群 2.1 を介して集積回路装置 2.0 外 部に出力される。

第3 図はフリップ・フロップ23の入出力倡号 線の様子を示したもので、本来フリップ・フロッ ブが必要とする信号級3i(クロック信号級T、 データ信号線D、リセット信号級I、セット信号 級S)と3Q(出力線)以外の診断のための信号 級群が格子状に配置されている。

次に、第4図によりフリップ・フロップ23の 内部構成を示しながら、詳細な説明を行う。

フリップ・フロップ23は、核となるフリップ・フロップ40,41、診断のための論選ゲート42~50、フリップ・フロップ23の内容の銃出しのためのゲート51から成る。フリップ・フロップ23の動作原理を述べる前に、各個号線の個号M,C1,C2,a1,b1の意味を明確にする。

(1) モード指定信号M

 $b := \overline{M} \cdot X$ 

すなわち、診断モード(M=0)で「列が選択 された場合(X」=1)に限つてb」=1となる。 次に、これらの信号を用いて診断モード(M=

... ... (2)

0) に入つた場合の動作を説明する。

(a) ゲート48

フリップ・フロップ 2 3 の含まれる i 列目が過ばれた場合、列アドレス信号 X 1 = 1 であるから信号 b 1 = 1 となる。従つて、ゲート 4 8 の出力信号 4 a は 0 ° となり、ゲート 4 2 , 4 5 。4 7 に接続されるクロック信号 T、リセット信号 R、セット信号 8 を無効とする。

(b) ゲート50

フリップ・フロップ23の含まれるi列が過ばれた場合、信号 b. はゲート49により反極性となるから、ゲート50の出力信号4bには信号 a. に含まれるクロックC1を通過させる。この時、行アドレス信号Y,が「1」となつてj行が過択された場合に限つて、フリップ・フロップ 40の3(セット) 端子にセット信号3がゲート

M-1のとき被診断フリップフロップ 23 が通常モードであり、M-0のとき診断モードとなる。

(2) クロツク信号 C 1

診断用信号であり、診断モード時にフリップフロップ 4 0 へのセット・タイミング信号となる。

(3) クロック信号 C 2

診断用信号であり、診断モード時にフリツブフロップ41にセットされたデータを出力するタイミングを与える信号である。

(4) 信号 4:

信号aiの論理は次式で与えられる。

 $\mathbf{a}_{i} = \overline{\mathbf{C}_{i} \cdot (\mathbf{M} + \mathbf{X}_{i})} \cdots \cdots (1)$ 

X I はフリップ・フロップ 2 3 を含む列を選択するための列ナドレス信号である。すなわち  $\{ a \in (S-1) \mid \exists = 1 \}$  常モード時かるいは診断モード  $\{ M = 0 \}$  でフリップ・フロップ 2 3 の含まれる i 列が選択された時  $(M \cdot X_i = 1)$  のいずれかでタイミング  $C_1$  を許可する。

(5) 信号 b 1

信号biの論理は次式で与えられる。

47 により与えられる(\*1\*設定(スキャンイン))。

尚、ゲート43,44,46は各対応信号の極 性を合せるためのインパータである。

更に、信号b!=1すなわちフリップ・フロップ23が選択されている場合には、ゲート51によりフリップ・フロップ41の内容がデータ出力信号Q!として、フリップ・フロップ23外部に読出される。

一方、診断モードにおいて、次の(|)(||)に示す配 慮が必要である。

(11) フリップ・フロップ 40 出力の灰段への出

力の禁止:フリップ・フロップ23として見た場合、その出力Q, Qが灰段の概序回路へ影響を与えぬようフリップ・フロップ41により出力禁止を行う。通常モード(M=1)では、フリップ・フロップ41、ヘのクロックC:を\*1\*とすることにより通過モードとしておけばよい。また、診断モード(M=0)においてクロックC:を印加すればフリップ・フロップ41の内容はフリップ・フロップ41の内容はフリップ・フロップ40と一致する。これをゲート51を介してデータ出力信号Q;に読出す。

以上の各モードを第1表に示す。

	· # *	•		
*	信号	M	C <sub>1</sub>	C a
	通 常 モ ー ド	1	1	1
脸		. 0	<b></b>	0
断	スキヤン・イン	0	٠	
æ	フリップ・フロップ・イン	1	1	0
1	ピン・アウト	1	0	0
۴	スキャン・アウト	0	0	

第 1 费

接続される入出力パッファ 6 0 4 - 1 ~ 6 0 4 - N及び基本セル(図示せず)が×方向に多数個並設された基本セル列 2 2 - 1 ~ 2 2 - nを y 方向にの 個 が 記して成る。

通常モード及び診断モードに於ける、各パッド の機能を第2段に示す。

	第		2 ·		- 表		·
	パッド	М	Cı	Ca	Pu-t=	Pz 4:	Pa1-01
-	通常モード	1	1	1	P11-1=	P21-2 a	Pa1-2-
脸断	スキヤン・イン	0	\f_ \f_	ک 0	Χı	Y1 - 1	Q1
Æ	フリップ・フロップ・	1 1	1	0	P11-1=	P21-2=	Pa1-2a
	ピン・アウト	1	0	0	P11-1=	P21-2 a	Pa1-3-
F	スキャン・アウト	0	0	5	X1	Prie :	Q1

## o M ( Mode)

診断モードが通常モードかを指示する入力パッド。本パッドの論理レベルが"0"の時、診断モード、論理レベルが"1"の時、通常モードとなる。

o C1 (Clock1)

ことで、フリップ・フロップ・インは通常モード時に、フリップフロップのデータ信号Dを記憶するモードであり、ピン・アウトとは通常モードで、集積回路装置内の状態を変化させずに出力バッファとなつているピンの状態を見るモードを示す。

次に、第5図により、本発明の一実施例である
ゲート・アレイ集積回路接置20のマスター構造
を述べる。とのマスターは診断モード時にフリップ・フロップの列指定を行うパッド P11~P1=
(X1~X m)、入出力パッフア 600-1~
600-m、列選択信号 a1, b1を作り出す
デコーダ 601-1~601-m、診断専用パッドM、C1、GR、C1、診断モード時にフリップ・フロップの行指定を行うパッド P21~ P2 m
(Y1~Y m)、入出力パッフア 602-1~
602-n、診断モード時にデータ出力は一分を
か出すパッド P21~P2 m
パッフア 603-1~603-n、診断に使用されない通常の入出力パッド P41~ P4m、それらに

診断モード時にフリップ・フロップ 4 0をセットするタイミングを与える入力パッド。

## · C : (Clock2)

診断モード時にフリップ・フロップ41 にセットされたデータを出力するタイミングを与える入力パッド。但し、通常モード時にはフリップ・フロップのデータは常に出力するようにしている。
(C:=1)。

### o P11-1=

通常モードでは入出力パッドPnコーとして機能 し、診断モードのスキャンイン・スキャンアウト においては、フリップ・フロップの列アドレス信 号パッドX1-m として機能する。

## o P 21-2 2

通常モードでは入出力パッドPii-laとして機能 し、診断モードのスキャン・インにおいてはフリップフロップの行アドレス信号パッドYi-a として機能する。

#### o P : 1 - 3 .

通常モードでは入出力パッド Pal-aa として機能

し、診断モードのスキャン・イン, スキャン・アウトにおいてデータ出力信号パッドQ:-。として機能する。

とれらの機能変更に関しては、後で詳細に説明 する。

本実施例のマスターに於いては次の(1)~(6)のものは予め論理的に配顧されており、ユーザ論理回路の少なくとも一部と同時に放このマスターの上に作成される。また、次の(1)~(6)のものを第1配の配線で予め配線しておき、給繰膜を介してユーザ論理回路を多層配線しても良い。

## .(1) ペッドと入出力ペッファ

ペッドP11~P1mと入出力パッフア600一1 ~600一m、パッドP11~P1mと入出力パッフ ア602-1~602ーn、パッドP11~P1mと 入出力パッフア603-1~603-n、パッド P41~P4mと入出力パッフア604-1~604 ーNが半導体チップの周辺に配線されている。但 し、上記入出力パッフア群は総てマスターの時点 では、内部配線によつて入力のみ、出力のみ、入

供給し得るように配線が夾められている。

モード指定信号線Mは、入出力パツフア600 ー1~600ーm、602-1~602ーn、 603-1~603-n及び列デコーダ601ー 1~601-mに配線、クロツク信号C,は列デ コーダ601-1~601-mに配線、クロツク 信号C。及びリセツト信号GRはそれぞれ×方向、 y方向に行列状に配線される。

(3) 入出力パンファ600-1~600-mと 列デコーダ601-1~601-m

入出力パッフア600-1~600-m内の入力パッファ出力、すなわち、診断モード時の列アドレス信号線 $X_1$ ~ $X_2$ は列デコーダ601-1~601-mへ配線される。

(4) 入出力パッフア 6 0 2 - 1 ~ 6 0 2 - n か 5 の 配線

入出力パッフア602-1~602-n内の入 カパッフア出力、すなわち、行アドレス信号線 Y:-Y:はx方向に並設配線する。

(5) 入出力パッファ603-1~603-nか

(2) 診断専用ペッドM, GR, C1, C1からの配額

本実施例の診断専用パッドは、診断モードM、 リセットGR、クロックCI及びC2の4つである。とれらは第5図に示したようにそれぞれ信号 級M、GR、C1、C2としてチップ内の各部に

#### らの配線

入出力パッフア  $603-1\sim603-n$  内の出力パッフアへの入力、すなわち、診断時のデータ出力信号線  $Q_1\sim Q_n$  も x 方向に並設配線する。

(6) 列デコーダ 6 0 1 - 1 ~ 6 0 1 - m からの 配線

列デコーダ 6 0 1 - 1 ~ 6 0 1 - mか 6 0 出力、 列選択ペア信号 (a<sub>1</sub>, b<sub>1</sub>) ~ (a<sub>a</sub>, b<sub>a</sub>) は y 方向に並設配級する。

以上の様に、ゲート・アレイ集核回路装置20 のマスター構造に、診断モード時に機能変更し得 る入出力パッファ、列デコーダ、診断専用パッド 及び行、列方向の配線群を設ける事により診断機 能を含める事ができる。

次に、入出力パッファと列デコーダとの詳細を 第6図から第8図を用いて説明する。

第6図はフリップ・フロップの選択を行う列アドレス借号X I を与える入出力パッファ600-1~600-m及びスキャン・インのデータを与える入出力パッファ602-1~602-nのマ

スター構造とその応用を示したものである。

第6図(a) はマスター構造を示すもので、パッドP, に入出力パッファ・マダター700ーi が接続され、第1段目の入力パッファ701ーi 、第2段目の入力パッファ702ーi 、診断モード用の列アドレス信号X1~X。または行アドレス信号Y1-Y。を与えるパッファ703ーi、3ステート出力パッファ704ーi、3ステート制御用の2入力NANDゲート705ーi がそれぞれが独立に設けられている。これらの要素を配銀によって次の(|)~側の3種類に構成して用いる。

(I) 通常モード(M=1)時に入力パツファとなる場合(第6図(b))

パッド P 、と第 1 段目の入力パッファ 7 0 1 ーi、これと 7 0 2 ーi 及び 7 0 3 ーi とを接続 (破級にて示す)し、通常モード(M=1)の入力信号 I 、及び診断モード(M=0)時の列アドレス信号 X 、または行アドレス信号 Y 」を得る。出力パッファ 7 0 4 ーi 及び 3 ステート制御用ゲート 7 0 5 ーi は使用しない。

パッファ?01-iと第2段目の入力パッファ
702-i及びパッファ?03-i、3ステート
制御用ゲートで05-iと出力パッファ?04iの3ステート制御入力とを接続する。この様な
接続により、通常モード(M=1)時にパットPiに
出力するデータまたは信号Ii、パッドPiに
出力するデータまたは信号Oiの入件に、3ステート制御信号T8Cにより出力パッファ?04-i
を制御できる。終断モード(M=0)時にはMが
"0"となる為、出力パッファ?04-iの出力
は3ステート状態になり、パッドPiは列エドレス信号Yiを外部から
入力する。

第7図はフリップ・フロップのデータを統み出 す為の入出力パッファ603-1~603-0 マスター構造とその応用を示したものである。

第 7 図(a) はマスター構造を示すもので、パンド P 1 に入出力パッファ・マスター 8 0 0 一 j が接続され、入出力パッファ・マスター 8 0 0 一 j は (II) 通常モード (M=1)時に出力パッファと なる場合 (第6図(c))

パッドP・と第1段目の入力パッフア701ー1、出力パッフア704ー1、701ー1と703ーi、3ステート制御用のNANDゲート70.5ー1の2入力間及びその出力と3ステート出力パッフアの3ステート制御入力とを接続(破線にて示す)する事により、診断モード(M=0)時には出力データまたは信号O・は、ゲート705ーiの制御によりパッドP・に出力され、診断モード(M=0)時には3ステート出力パッフア04ーiは3ステート状態となつて、パッドP・は列アドレス信号Y・または行アドレス信号Y・を外部から入力する。

(ii) 通常モード (M=1)時に入出力パッファとなる場合 (第6図(d))

ペッドP:と第1段目の入力パッファ701ー i及び出力パッファ704ーi、第1段目の入力

第1段目の入力パッフア801ーj、第2段目の入力パッフア802ーj、モード指定信号Mのインパータ803ーj、診断モード(M=0)時のフリップ・フロップの内容を飲み出すデータ出力信号Q」と通常モード(M=1)時の出力信号Q」の選択ゲート804ーj、3ステート出力パッフア805ーj、3ステート制御用のNOBゲート806ーjで構成される。

第7図(b)~(d)は、それぞれ通常モード(M=1)時において入出力パッファ・マスター800一〕を入力パッファ(第7図(b))、出力パッファ(第7図(c))、入出力パッファ(第7図(d)として用いる場合の実施例を示したものである。その構成要素及び配線方法は異なるが、前記した第6図のものと同様の考え方であるので、ことでは詳細な説明は省略する。

第8図は列デコーダ601-1~601-mの 詳細回路図及び配線を示したものである。列デコーダ601-iはゲート900-i,901-i, 902-iから構成され、前配した入出力パンフ

特開昭59-142481 (8)

ア700ーiから得られる診断時の列アドレス信号X:、モード指定信号M、クロック信号C:を入力し、フリップ・フロップ選択信号ペア(a:,b:)を出力する。信号a:はゲート900ーi、信号b:はゲート901ーi及び902ーiにより前配論理式(1)及び(2)が得られる。

j行、i列の領域内にあるフリップ・フロップ 23は前記した如く、列倡号ペアa, b, 及び 行アドレス信号Y, によつて選択され、"1"に セットされる。また、列信号ペアa, b, によ り、フリップ・フロップデータ出力信号線Q, に その内容が載せられ、前記した入出力パッファ 603−jを介してパッドP, にデータを出力する。

次に、第9図を用いて、本実施例ゲート・アレイ果積回路装置の実際の診断例を詳細に説明する。本図はゲート・アレイ集積回路装置20を11行、11列のブロックに分割し、各ブロックに1つのフリップ・フロップを割り当てて診断を行うものである。

11

ö

X X

11

0 X

o X o

F/F315-4.

4

œ

Θ

×

×

0

ö

7

11

0

×

×

ď

×

× ای

ວັ

 $\mathbf{z}$ 

表

無

×

ö

·ij

 $\times \mid \times$ 

ij

×

0

0

X: Don't Care \*: F/F正常時 \*\*:NAND回路正常時

今、ゲート・アレイ乗検回路装置 2 0 の (行、列)として、(2,2)、(4,3)、(3,7) にそれぞれフリップ・フロップ F / F \*\* の出力が 2 入力 NAND ゲート 1 0 0 に入力し、組合せ論理回路である 2 入力 NAND ゲート 1 0 0 の出力が F / F \*\* に入力している場合についての診断例を第 3 表及び下記に示す。

## ステップ1

ゲート・アレイ集積回路装置 2 0 に G R (リセット)を入力し、金てのフリップ・フロップをリセットする。 この時、診断に係る入出力倡号M、C1、C2、X1~X 、Y1~Y 、Q1~Q。 は 全て意味を持たない。 このステップでフリップ・フロップ F / F 22 、 F / F 43、 F / F 27 の内容は \*\*0 \*\*に初期化される。

### ステップ2

本実施例で診断すべき組合せ論理回路は2入力
NANDゲート100であるから、先ず、フリップ
フロップ F / F (\*\* を \*\* 1 " にセットし、2入力
NANDゲート100の入力値を \*\* 0 " と \*\* 1 " と
する。その為、第3 要の如く診断モードとする為、
M = 0 とし、列 T ドレス信号 X \*\* = 1 、かつ行 T
ドレス信号 Y \*\* = 1 としてクロック信号 C 1 及び
C 2 を印加する。クロック信号 C 1 にょつて第4
図にかけるフリップ・フロップ 2 3 ( F / F (\*\* ) )
内のフリップ・フロップ 4 0が \*\* 1 " にセットされ、クロック信号 C 2 によつてフリップ・フロ

ア41か"1"にセットされる。この結果、出力ドライバ51を介してフリップフロップ23(F/F43)の内容はフリップ・フロップのデータ出力信号線Q4を介して集積回路装置の外部へも指き出され、正常にフリップフロップF/F43が "1"にセットされていれば第5図のパッドP34 より"1"が出力される。

#### ステップ3

ステップ 2 によつて、 2 入力 NANDゲート100 あるいは 2 つの入力級 8 1 、 8 2 が正常であれば、その出力信号 8 3 は " 4 " となる答である。本ステップでは、信号 8 3 の状態をフリップフロップ F / F 37 に取り込む為、先ず、通常モードに戻し (M=1)、 クロック信号 C: を " 1" として、 集積回路装置内のクロック Tによつて第 4 図のフリップ・フロップ 4 0 に信号 8 3 (第 4 図では信

は"1")をフリップフロップ41にセットする一方、出力パッフア51によりフリップ・フロップのデータ出力信号線Qs にフリップフロップド/Fs7の内容を載せる。パッドPss を観測する事によつて、フリップフロップF/Fs7の配憶された内容が集模回路装置20の外部で見る事ができる。2入力NANDゲート100の論理、入出力配線S1,S2,S3に異常がたければ、"1"となる。

## ステップ 5 ~ 8\_

ステップ1~4と同様であるが、2入力NAND ゲート100への入力81,82の値を逆にして 診断するステップである。ステップ1~8で異常 がなければ、組合せ論理回路である2入力NAND ゲート100は配線も含め正常であると診断され るわけである。

以上は、2つのフリップ・フロップF/F<sub>22</sub>、 F/F<sub>43</sub>の出力に接続された2入力NANDゲート 100とこの出力に接続されたフリップ・フロッ プF/F<sub>27</sub>を例にして説明したが、これに限定さ 母D)の内容をセットする。との時、本ステップ
でクロック信号で、を印加せず一定(= " & " )
とするのは、第4図におけるフリップ・フロック
こまるの入力クロック信号でがクロック信号で、。
でまといかなる位相関係にあるか保証はなく、もし、クロック信号での位相がクロック信号で、の
それと一致していた場合には、ループを構成である。
すなわち、フリップア/アコの入力へ戻っている場合には、信号81の値を " 0 " → "1 "に変更してしまい発振現象を起したりする。

## ステップ4

再び、ゲート・アレイ集機回路装置 20を診断モードに戻し(M=0)、列アドレス信号  $X_7=1$ とし、クロック信号  $C_2$  を印加して、第4図におけるフリップ・フロップ 40の内容(正常なら

れることはない。つまり、組合わせ論埋回路としては、入力、出力がフリップフロップ等の配憶回路に接続されているものであれば良く、第1図に示すシフトレジスタ14に於いて、配根 ==3 を組合せ回路と見なすことによつて、シフトレジスタ14の診断を行なりことができる。

以上の実施例では単純な回路の診断の例を説明 したが実際には、もつと復雑かつ多量の論理回路 を一度に診断する事が要求される。これは多数の フリップ・フロップを1ステップで 1 \* に設定 する手法が用いられる。

本実施例は原理上、ゲート・アレイ集積回路装置20上の唯一のフリップ・フロップから全てのフリップ・フロップまで1ステップで"1"にセットし得るものである。

(a) 唯一のフリップ・フロップの"1"設定 前記した例の様に、列アドレス信号X」と行ア ドレス信号Y」を"1"にすることによつて、j 行、i列に存在するフリップ・フロップ1つを "1"設定できる。 (b) 行方向に存在するフリップ・フロップ群の 『1.7.80定

例えば」行に存在するフリップ・フロップ群のいくつかを " 1 " 設定する場合には、行アドレス信号 $Y_1=1$  として、列アドレス信号 $X_1\sim$  の中の対応するものを 1 とすればよい。 $X_1\sim$  7 = 1 を 1 を 1 で 1 の 1 で 1

(c) 列方向に存在するフリップ・フロップ群の 1 \*\* 砂定

i列に存在するフリップ・フロップ群のいくつかを"1"設定する場合には、列アドレス信号 X:=1とし、行アドレス信号 Y:~Y。の中の対応するものを1とすればよい。Y:~;=1をらば、F/ド::-4: の4個のフリップ・フロップが"1"設定されるわけである。

(d) 全フリップ・フロップの"1"股定 列アドレス借号X<sub>1~</sub>。、行アドレス信号 Y<sub>1~</sub>。の総てを1とした場合、条積回路袋置 20内の総てのフリップ・フロップが"1"設定

のフリップ・フロップの行、列丁ドレスが決定する。

以上説明したように、本実施例によれば、記憶回路であるフリップ・フロップのセット、リセット、読出しだけでなく、組合せ論理回路単位の診断が行えるので診断率が向上する。また、ゲートで上半級回路装置のかがは全フリップ・トの配置された集積回路装置の診断は全フリップ・クロップのセット、リセットを規則的に配置し場合をサンプのセット、リセットを規則的に配置し場合を最小限に留め、100%の故障使出を高速に行える効果を有する。

#### [ 発明の効果]

以上述べた様に本発明によれば組合せ胎埋回路 単位に診断が可能となり、充分な診断率が得られ る集積回路装置及びその診断方法を得ることがで きる。

図面の簡単な説明

第1図は本発明の原理を説明するための図、第 2図は本発明の一実施例になるゲート・アレイ集 される。

次に、本実施例ゲート・アレイ集積回路装置 20内部ではどのようにフリップ・フロップ等の 記憶回路が配置され、組合せ論理国路と配譲され るかを第10図によつて示す。

第10図に於いて、基本セル列22-2.22-3,22-4は、一定の間隔の配線領域101-2.101-3,101-4を介して並設される。各論理回路間の配線81,82.83,及び 診断用信号線 a..b., C., Y., Q., G.R.は図示していない絶縁膜を介して多層配線される。


第10図に示した如く、フリップ・フロップド /F32 やF/F42 は行、列の中のどの部分に作られても診断用の配銀に接続でき、これによつてそ


接回路装置の全体構成の低略図、第3図は第2図のフリップ・フロップ23のインタフェイス図、第4図は第2図のフリップ・フロップ23の内なの内なので、第5図は本発明の一実施例になるので、第6図、第7図は第5図に於り図にがので、第6図、第8図は第5図に対してので、第8図は第5図に対してので、第10図は第5図に乗りの一実施例になるゲート・アレイ集模回路装置の一実施例になるゲート・アレイ集模回路装置のである。


40,41…フリップ・フロップ、42~50… ゲート、51…出力パッフア、601-1~601 -m…列デコーダ、600-1~600-m。 602-1~602-n。603-1~603n…入出力パッファ。


代理人 弁理士 髙橋明夫

第 2 図









第10回

第9区

